Система за събиране на данни за детекция на преходен оптичен радиационен сигнал
Според характеристиките на силен фон и слаба цел при откриване на преходно оптично лъчение, тази статия проектира схема за събиране на данни с FPGA като ядро на контрола и обработката. Схемата приема фонови и сигнални двойни филтърни канали, двустепенно програмно контролирано усилване, което ефективно гарантира качеството на придобиване на сигнала; в същото време той приема съхранение на честотно преобразуване за целеви сигнали, което значително намалява изискванията за съхранение и предаване на данни и гарантира по-последователен процес на придобиване. точност на измерване.
1 Състав на системата и принцип на работа
Системата за събиране на данни може грубо да бъде разделена на три части: модул за предварителна обработка, модул за съхранение на проби и контролен модул FPGA. Модулът за предварителна обработка включва устройства за фотоелектрично преобразуване, активни филтърни банки и програмно управлявани усилвателни схеми. Блоковата схема на цялата система е показана на фигура 1. Веригата за фотоелектрично преобразуване преобразува оптичния сигнал, влизащ в системата, в токов сигнал през детектор и след това го преобразува в сигнал на напрежение чрез трансимпедансен оперативен усилвател. Системата проектира два филтриращи канала: фонът приема нискочестотно филтриране, а сигналът приема високочестотно филтриране. В първоначалното състояние аналоговият превключвател избира фоновия канал по подразбиране и програмируемият усилвател е настроен на фонов режим. След като фоновият сигнал бъде взет от A/D, той се изпраща към FPGA за сравнение на прагове. Когато бъде открита ситуация, по-голяма от прага, FPGA превключва канала на аналоговия превключвател, каналът на високочестотния филтър се избира и режимът на работа на програмно управлявания усилвател се избира като режим на сигнала. Според характеристиките на сигнала, който е стръмен в началото и бавен в края, FPGA реализира събирането и съхранението на данни плътно и след това рядко чрез координирания контрол на A/D и FIFO.
2. Хардуерен дизайн на системата за събиране на данни
2.1 Верига за предварителна обработка на предния етап
Във веригата за фотоелектрично детектиране фотодетекторът е пряко свързан с качеството на работата на системата. За да се намали влиянието на индуцирания ток, причинен от електромагнитното излъчване на околната среда, устройството е подходящо за керамични опаковки. В допълнение, фоточувствителната област на детектора не трябва да бъде твърде голяма, в противен случай параметри като тъмен ток, капацитет на прехода и време на нарастване ще се увеличат, което ще повлияе на ефекта на детекция. В дизайна е използван силициевият фотодиод S2387 на японската компания Hamamatsu. Детекторът има характеристиките на висока чувствителност, бърза реакция и голям динамичен обхват. Дизайнът на веригата приема режим на нулево отклонение, без тъмен ток, диодният шум е главно топлинният шум, генериран от шунтовия резистор, и има най-добра прецизност и линейност. Високочестотният и нискочестотен филтър приема активен филтър, който има бърза скорост на реакция, добър ефект на филтриране на хармоници и може динамично да компенсира реактивната мощност. Програмно управляваният усилвател се състои от интегриран операционен усилвател и аналогов ключ. Аналоговият превключвател се управлява от FPGA и различни резистори са свързани към входния терминал на операционния усилвател, за да регулират усилването.
2.2 Верига за съхранение на проби
Тъй като динамичният диапазон на целевия сигнал е много голям (около 80 dB), е необходимо да се избере ADC с широк динамичен диапазон, за да се реализира придобиването на сигнала. Приемането на 14 b ADC за вземане на проби от сигналите с динамичен обхват, чиято амплитуда варира до 4 порядъка, може да отговори на изискванията за висока чувствителност на откриване, изисквана от системата. Въпреки това, тъй като всички устройства за A/D преобразуване имат прецизни грешки, използването на компоненти за A/D преобразуване с висока точност като компоненти за A/D преобразуване с ниска точност може да намали прецизните грешки. Този дизайн използва 16 bAD976A на ADI Company. AD976A ниска консумация на енергия 16 b A/D преобразувател с последователно приближение, скоростта на преобразуване е 200 KSPS, може да избира вътрешно или външно 2,5 V референтно захранване. AD976 позволява 16 b да извеждат паралелно наведнъж и могат да извеждат под формата на два 8 b. За да се спестят щифтове в дизайна, са приети двойни 8 b изходи.
За да се осигури точно предаване на данни между различни часовникови домейни, кешът за данни използва асинхронен FIFO. Асинхронният FIFO има характеристиките на висока скорост и добра надеждност и може да избегне неправилно вземане на проби от данни поради фазови разлики между различните часовници. IDT7204, приет в дизайна, е 4 096 × 9 b CMOS двупортов кеш чип с памет в серията IDT72XX. Вътрешните указатели за четене и запис се четат и записват на базата на първи влязъл - първи излязъл, а часовникът за запис W и часовникът за четене R се предоставят външно; пълният флаг () и празният флаг () контролират препълването на данни и празното четене и записват, когато паметта за симулация е пълна. Може лесно да разшири произволна дълбочина и дължина на думата.
